摘要：本文以锁相环PLL（Phase-Locked Loops）技术为理论基础，通过对射频信号接收机本振（LO，Local Oscillator），即数字频率调谐部分的分析，提出了一种对低功耗BICMOS数字频率调谐电路的分析设计方法，详细分析了它的工作原理，并给出了具体电路，仿真波形以及分析数据。该电路的主要特点是采用可编程的分频器调谐频率分频比，从而使PLL系统自动锁定在想要的频率电压上，以此来控制压控振荡器VCO（Voltage Controlled Oscillator）经再次分频后形成LO输出。
关键词 ：锁相环；本振；压控振荡器；频率调谐；分频比
Analysis and Design of RF Signal digital Tuning System Based
on a PLL Technology
Abstract: The paper is based on Phase-Locked Loops technology with the analysis to Local Oscillator tuning of RF signal digital receiver. A method for BICMOS digital frequency tuning circuit with very low power dissipation is presented. The theory of the tuning system is demonstrated in detail, on its circuits and curves and data of simulation. The circuit adopts a programmable divider to decide a divide ratio which is needed. Consequently, the Phase-Locked Loops system will be locked on a concerned frequency. Accordingly, the Voltage Controlled Oscillator is operated to give a Local Oscillation frequency within a closed loop by a frequency divider, phase detector and a charge pump.
Key words: Phase-Locked Loops; Local Oscillator; Voltage Controlled Oscillator; frequency tuning; divide ratio
1引言
频率调谐系统作为信号接收机对信号筛选过程中重要的一部分，在便携式通信电子产品中得到广泛应用,。本文是基于PLL技术，分析设计射频信号接收机中的数字调谐部分。PLL的基本作用是把时钟频率调制到所需的频率上，并使这个频率锁定以达到稳定的输出。本篇文章分析的重点是在调谐系统内部，通过PLL控制外部振荡器的频率；难点是数字调谐部分中的可编程分频器，要根据设计要求计算分频比的理论值，然后推算分频器输入到输出的算法函数，根据算法函数设计出电路。
2电路的原理与技术分析
2.1 电路工作原理
如图1所示，射频信号接收机数字调谐系统由压控振荡器（VCO），数字调谐部分和一个二分频器组成，而VCO与数字调谐部分又组成了锁相环结构，可以根据锁相环理论来设计电路。整个数字调谐系统结构如图2所示，VCO输出的振荡频率经过可编程分频器处理，与外部晶振提供的基准参考频率一同送入鉴频鉴相器进行比较。出于对功耗的考虑，本文选用32.768KHz晶体振荡电路设计，作为频率调谐系统的参考频率。
鉴频鉴相器输出驱动电荷泵，通过环路滤波器向压控振荡器提供调谐电流，用以调整变容二极管的电容值，修正压控振荡器输出频率。当可编程分频器输出频率与参考频率完全一致时，环路处于锁定状态，使压控振荡器输出频率固定，最终得到的频率再经2分频电路送入混频器。本设计使用两个不同时间常数的滤波器，在第一个阶段，环路必须快速响应，但后一个环路要有窄的带宽来限制噪声以达到好的信噪比。
2.2 压控振荡器
振荡器就是在直流电源供电的情况下，产生周期性变化的电压信号的电路。任何振荡器都可看作是一个在振荡频率处呈正反馈的环路。如图所示，Ha（w）为前向电路的传输函数，Hf（w）为反馈网络的传输函数。振荡器的起振条件为T（w）=Hf（w）Ha（w）>1
2.2.1负阻特性振荡器
本文中压控振荡器使用负阻LC振荡器结构。负阻LC振荡器可看作是一个能量补偿系统。可将振荡器看作一个LC谐振回路与呈现负阻特性的有源电路相接。使振荡器获得稳定输出，
阻抗匹配分析法常用于负阻LC振荡器。当信号源所驱动电路的输入阻抗和信号源阻抗共轭时，从信号源吸收的功率才能达到最大值，这时达到了输入阻抗匹配条件；同理，只有当电路的输出阻抗与该电路的负载阻抗共轭时，负载从电路吸收的功率才能最大，电路达到了输出阻抗匹配条件。
如图4，VG为信号源电压，ZS为信号源阻抗，ZIN为信号源所驱动电路的输入阻抗。ZS＝RS+jXS, ZIN＝ZS*是阻抗匹配的条件。负阻LC振荡器是把一个呈现负阻特性的有源器件（或电路）直接与LC谐振回路相接，以产的关系如下所示。
A、当Rn>Rp时，振荡器输出呈现衰减振荡，如图6所示。
B、当rn C、当rn=Rp时，振荡器输出呈现等幅振荡，如图8所示。 2.2.2结构设计 本射频放大电路设计，采用无源RLC网络作负载，可以在有限的电流消耗下获得窄带高增益。如图9来所示。 对于图中电感L的选取，需要从两方面考虑，一是从阻抗匹配的角度来讲LC谐振回路的等效并联阻抗Rp＝L/RC＝Rn，以保证等幅的振荡信号；另一方面Rp也可以表示成wLQ的形式，Q为振荡器的品质因子，所以要得到高的Q值，电感的取值也不能过大。设计中，选用电感值为33nH，得到的品质因子Q在40到50之间，这样可使VCO在振荡频率范围内保持较低的噪声系数。 在本设计中，作为振荡器的谐振部分，采用变容二极管来获得不同频率的振荡信号。以便能够从电荷泵的输出来调节振荡器。我们选择型号为BB202的变容二极管。 用hspice进行仿真，考察RLC网络的基本特性，对于变容二极管输入电阻的仿真，在1兆频率到1G频率之间扫描。选用的hspice卡为： va vcotank1 0 ac=1 .net v（vcotank2） va .plot ac zin（r） zin（i） zin（m） zin（p） .ac dec 1000 1meg 1000meg 仿真的结果波形为： 通过变容二极管，调整回路的品质因子，来改进振荡器的性能。主要是分析外部LC部分负载阻抗与差分电路部分输出阻抗的阻抗匹配。图11为本设计VCO谐振回路的电路。谐振部分以外的电路是为了提高稳定性而采取的滤波电路。 2.2.3跨导与阻抗的匹配 Rp是谐振回路的等效阻抗，电感Lp的作用是给差分结构晶体管提供偏置电流。为了保证振荡，使负阻和平均阻抗绝对值等于Rp，一般将晶体管的跨导gm取为1/Rp的五到六倍之间，即设计余量因子为2.5－3。可以根据gm=△i/△u, 计算不同温度时的跨导。通过对其直流分量的测量而确定振荡器起振时的偏置电流。其典型值如下表1所示。 从结果中发现，25℃左右温度下跨导值相对稳定，而在-40℃以下或40℃以上时跨导值有1mA/v左右的变化；体现在直流分量上就是10uA左右。说明在-40℃以下或40℃以上条件下，振荡器的起振电流条件不稳定。本电路的振荡器部分采用双极晶体管工艺，电路对温度有明显的反映，直接导致的结果就是在75℃高温时的振荡器不能起振。因此，应慎重从设计及工艺角度来优化设计。 2.3调谐部分的设计 调谐部分的难点是可编程分频器，分频器是锁相环电路中的基本单元．是锁相环中工作在最高频率的单元电路。按照设计的要求，本电路采用13位可编程分频器。分析结果表明它的分频值是在要求范围之内变化的。 2.3.1理论要求 在FM广播波段中，接收频率范围是76MHz－108MHz，而每个电台的波段为200K，最大保持频段为150K。所以每隔200K的频率就会有一个可能的电台波段。射频信号经低噪声放大器后，和LO信号一同进入混频器进行差频，得到中频225K，中频作为新的载波携带音频信号进入到下一级进行声频信号调制。 在PLL频率调谐系统中，为了调节VCO的振荡频率，通过一个可编程分频器来实现调节的第一步。13位可编程分频器分频值的十进制表示可由下式给出。 FVCO, PLL值表示的是分频器实际需要的十进制分频值，这个值得到后要进行四舍五入的处理，然后根据这个分频值对分频器进行设计。表2为调谐系统中有关数值的传输过程。 2.3.2分析设计过程 可编程分频器 频率调谐部分的设计首先要从可编程分频器开始，VCO的输出直接与分频器第1级÷2/3电路相连，这是整个分频器中频率最高的部分，接着信号进入÷4/6双模前置分频器，该部分电路的频率仍然较高，依次类推，这些单个模块的分频器要受输入控制端D端的控制来确定与之对应的分频值，分频后和我们需要的基准频率32768Hz来进行比较。 选取标准频道76MHz来进行分析，把76MHz时的十进制分频值4652换算成二进制值为上边频，则D0-D12这13个二进制值就是控制分频器分频值的控制端，可以完成调节不同分频值来锁定我们所需要的收音频道。完成这个设计，首先要找到分频器各模块之间与D0-D12数值之间的关系，提出分频值的算法。 因为所有的分频模块中都可能有两种分频值（因为D值存在高电平1和低点平0两个输入模式）我们可以先得到各模块的一个基本分频规律，就是2的n次方，在不考虑D值的情况下，分频模块要基本保证2分频。而根据76M到108M的频率范围，可以确定分频器的分频值在4000到6700的范围内，这样就能确定n的具体数值为12（2的12次方为4096），所以我们至少要采用12个分频模块来完成设计要求。 其次我们要找到分频模块的具体算法： 因为是否是3分频是由D端的数值来确定，所以我们需要用D值来表示是否是3分频，可以假设当D值等于1时，单个模块的分频值应是3分频，当D值等于0时，单个模块的分频值应是2分频，这样我们就可以根据二进制转换十进制的逻辑写出可编程分频器分频比的基本算法： 通过以上的基本算法，我们就可以采用具体的分频器来搭配13位可编程分频器，本文设计的可编程分频器由双模分频器构成，如图12。 CK和CKB是差分时钟信号，CTRL是分频控制信号，CTRL=1时电路作2分频；CTRL=0时作3分频； 电路的仿真结果如下： 根据我们所设计的需要采用12个分频模块，则由双模分频器组成的可编程分频器电路结构可设计为图14所表示电路图。 电荷泵 在PLL电路中，电荷泵的主要功能是把PFD输出的数字信号转换为用来控制VCO输出频率的模拟信号。传统的电荷泵为了达到高速，往往以牺牲精度为代价。 本文设计的电荷泵采用两种调节，大大缩短了响应时间，既提高了锁相环的速度，又保证了锁相环的精度。电路原理如图15所示。 采用双电荷泵结构，上面用于微调，下面用于粗调。实际电路结构如图16所示，为降低噪声影响采用差分方式输入，通过对A,AN;B,BN两组差分信号对进行放大，为电荷泵的有源负载提供偏置。Q2、Q3、Q6、Q8、Q9根据鉴相器的输出信号来决定它们的开启或关闭，实现电荷泵的充电或放电功能。 对电压和电流特性的仿真结果如图17所示。 从仿真图可以看出，当PFD有信号输出时，电荷泵是逐级对VCO进行调整，在开始阶段之前的9ms，粗调和微调两电路同时工作，之后粗调电路开启，细调电路关闭，粗调电路的拉电流和灌电流很大，约为40uA，电荷泵输出电压控制VCO到所需的大概频率段上；当PFD输出信号减弱后，电荷泵微调电路开启，拉电流和灌电流降低约为1uA左右，微调输出控制VCO在较精准的频率上，直到PFD没有信号输出，电荷泵粗调和细调都被关闭。系统就会锁定我们需要的频率。电荷泵的设计是整个电路低功耗设计的重点。 3结论 本文设计了一个应用于数字调频接收机频率调谐系统的电路，解决了对可编程分频器设计和改进电荷泵的问题。根据设计的电路，测试数字调谐系统的理论计算值与实际仿真值并作比较，如图18所示。 本设计LO输出的误差范围在8Hz－8.5KHz之间，符合误差小于10KHz的设计要求。对本设计而言，基准频率32.768KHz的选取，是因为这个频率的晶振功耗小，但对系统的精度有影响，要寻求更高的精度，需要在功耗和精度之间做优化。电路功耗的检测从对整体数字调谐系统的实际仿真得出，仿真的结果是：2.5V电源下，在76MHz到108MHz的频率范围内，系统的平均功耗为 5.5mw，符合设计的要求。 射频电路的设计，主要是通过对网络匹配的分析，来满足系统的设计要求。 参考文献 [1][美]Behzad Razavi著，陈贵灿译：《模拟CMOS集成电路设计》p413-415,西安交通大学出版社，2003 [2]池保勇，余志平，石秉学著，《CMOS射频集成电路分析与设计》p55-p73,p348-p383,清华大学出版社，2003 [3][美]Roland E.Best著，《Phase-Locked Loops》chapter2,清华大学出版社，2003 [4]LouisFan.Fei著，《Frequency divider design strategies》，March 2005 [5][美]Paul R.Gray等著，张晓林译：《模拟集成电路的分析与设计》chapter1,高等教育出版社，2004 [6]王宝祥著，《信号与系统》chapter1,哈尔滨工业大学出版社，2000 [7]童诗白，华成英著，《模拟电子技术基础》p387-p406，高等教育出版社，2000 作者简介 王鸿鹏，硕士研究生，研究方向：集成电路设计研究； 郭宇，北京美新华微电子技术有限公司技术工程师，研究方向：集成电路设计研究； 石广源，辽宁大学物理学院教授，集成电路及半导体器件的教学研究； 梁杰，北京美新华微电子技术有限公司技术总监。
