高速电路设计和信号完整性分析

引言：在现代电路系统中，随着集成电路器件集成度的大规模提高，许多系统的工作频率达到数百MHz甚至GHz，出现了信号上升及下降速度加快的问题，因此如何保证信号的完整性已经成为高速电路设计问题中的关键，通常我们会首先分析导致信号完整性的根源在哪里，其次会全面考察影响信号完整性的因素，进而根据原因采取具体的防护措施。

一、关于信号完整性的概述

信号完整性（Signal Integrity，SI），指信号从输入端沿某种传输线传输到接收端后传输波形的完整程度，并对信号在电路传输中输入及输出的时序和电压的响应能力进行比较。现代电路设计中高速电路设计所占的比重越来越大，需要考虑在低速电路设计中所不需要考虑的很多问题，因此对于高速电路设计来说，它的核心不仅要解决高速电路的器件问题，还需要设计者结合自身的工作设计理念及使用情况、使用场合，全面的考虑高速电路设计。从设计者的经验及实际问题来看，高速电路设计问题主要存在于以下几个方面，首先是信号完整性问题，其次是电磁兼容性问题，第三是电源完整性问题，笔者在这里主要对高速电路中出现的信号完整性问题进行分析，并给出相应的解决办法。

二、信号完整性的仿真方法

2.1 模型与建模

对于信号完整性仿真技术来说，首先需要具备含有各种准确参数的电路模型。PCB板级信号完整性分析，常用的模型从种类上分为以下三种：SPICE仿真模型；Verilog-AMS和 VHDL-AMS仿真模型；IBIS仿真模型。在实践的过程中通过对三种模型的比较发现，IBIS模型是最适合信号完整性分析的模型，IBIS模型所展现的是元器件的行为方式模型，它的主要意义在于通过对这一元器件运行方式的展现，来预测和仿真元器件在实际工作中的方式和结果。这一模型的构建基础是数据表格的形式，通过计算机计算的方式得到仿真的波形，最主要的是它具有自身的语法和ASCII格式，并且不涉及芯片内部的结构信息。

2.2利用IBIS模型进行信号完整性分析

对IBIS模型的基本原理掌握之后，接下来我们就可以利用工具如Cadence公司的SpecctraQuest和Mentor Graphics公司的HyperLynx来对信号完整性问题进行具体的分析了。电路是由元器件经导线互联组成的，每一个网络所连接的管脚的I/O特性都是由相对器件的IBIS模型进行描述和表达的。相对于有源器件来说，电阻、电容以及电感等无源器件通常使用的是SPICE模型，对于信号互连线的处理方法是等效成传输线模型，传输线的具体参数通过相关因素的数据计算得出，具体相关因素有厚度、层数、材料、布线的宽度以及布线的间距等。另外一个由于网络之间的电磁场耦合所引起的寄生参数值也可以通过场仿真器来算出。

应用模型数据通过分析软件获得，可以对信号完整性问题进行必要的分析，包括可能出现的信号延迟、信号反射引发的上冲下冲及多种网络之间的相互干扰等。基于对信号完整性分析，我们可以通过几种方式来改善信号质量，如：改变拓扑结构、调整阻抗匹配、进行叠层结构和布局布线优化等，通过这些方式可以有效构建起正确的时序关系。

2.3 仿真

由于不同的仿真软件自身有着不同的特点，有的软件仿真度较高，有的软件对高频电路会有很大的益处，但不是精度越高越有利于仿真信号的精确率，仿真速度也是仿真软件的基础评定要求之一。为此，选择合适的电路仿真分析软件才能满足对信号完整性分析的要求。以下就使用较为广泛的两种仿真软件进行论述。

2.3.1Mentor Graphics公司研发的HyperLynx仿真软件

Hyperlynx包含前仿真环境LineSim和后仿真环境BoardSim，LineSim主要用在布线设计前约束布线和各层的参数、设置时钟的布线拓扑结构、选择元器件的速率、诊断信号完整性及避免电磁辐射、串扰等方面。BoardSim主要用于布线后快速的分析设计中的信号完整性、电磁兼容性和串扰等问题，生成串扰强度报告，解决串扰问题。笔者使用LineSim工具，对信号的阻抗匹配、传输线长度、串扰进行了仿真分析，得出了指导性结论。

2.3.2 Cadence公司研发的SpecctraQuest仿真软件

SpecctraQuest仿真软件是一种高速系统板级设计工具，主要功能是对PCB布线前、后的信号完整性进行必要的分析，控制Layout的相应约束条件。仿真软件集成SigXplorer拓扑结构研发环境，提供可以图形化显示的拓扑结构、窗口修改，是当前电路设计师进行信号互联结构设计的关键工具之一。软件在进行PCB布局和布线等详细设计前使用，通过仿真软件的分析可以有效确定及优化电路的互联策略，同时为获取信号完整性提供最优化的方法。

三、总结

通过本文我们了解到完善高速电路系统设计工作的首要问题就是要解决信号完整性问题，否则由此产生的不确定性问题不仅会降低信号的质量，还会影响到整个系统的性能。尤其是近年来，基于电路PCB板的总线设计速率越来越高，带来了越来越多的信号完整性问题。在产品开发过程中，电子工程师首先要面临的是高密度PCB设计带来的难点，其次是要承受产品更新换代带来的压力，最终使得仿真工具成为电子工程师有效工作必要的协助手段。只有采用新的设计规则、适当的分析工具、先进的生产技术（如背钻）、特殊的PCB基材等，才能更好的进行高速电路设计。因此在高速电路设计过程中借助EDA仿真工具来分析信号完整性这一手段，是具有十分重要的理论及实践意义的。

参考文献

[1].曾峰，侯亚宁，曾凡雨.印制电路板（PCB）设计与制作[M].电子工业出版社，2008.

[2].奥本海默，刘树堂译.信号与系统（第二版）[M].西安交通大学出版社，1999.

[3].SPECCTR A Quest Simulation and Analysis Reference [J]. Cadence Design System， 2002.

[4].IBIS 4.1可以增强信号完整性建模功能[OL].

[5].葛宝珊，李波.高速数字系统中信号完整性传输延时分析[J].计算机工程与设计，2003.