ARINC659总线的同步机制研究

摘 要 ARINC 659总线是一种“时间触发”型总线，时钟同步是时间触发总线结构的一个基本要求。对ARINC659总线的同步技术进行了研究，包括同步消息、同步机制及同步偏离的控制，希望能为ARINC 659总线在我国航空电子系统的应用开发提供帮助。

关键词 ARINC659；总线；同步

中图分类号：TP336 文献标识码：A 文章编号：1671-7597（2014）17-0054-03

ARINC 659背板数据总线（简称：ARINC 659总线）是基于时间触发架构的双-双余度配置的容错串行总线，它支持鲁棒的时间分区和空间分区，是综合化模块化航空电子系统的关键技术。在国外，ARINC659总线的技术已经非常成熟，在民机中使用并得到了认证，有丰富的现场经验。在国内，ARINC659总线的应用还不是很广泛。

ARINC 659总线是一种“时间触发”型总线，时钟同步是时间触发总线结构的一个基本要求，总线调度和总线吞吐量与时钟同步有着密切的关系[1]，因此有必要对ARINC659总线的同步机制进行研究，希望能为ARINC 659总线在我国航空电子系统的应用开发提供帮助。

1 ARINC659总线概述

ARINC659总线用于机架内在线可更换模块之间的数字数据传送，是一种总线型的多路串行通信总线，采用半双工的传输方式和交叉检验的纠错机制。它具有容错能力，且在时间和空间上具有健壮划分的特性，是一个高完整性背板总线。其容错能力好于传统的双余度，复杂性小于传统的4余度，是目前容错能力较强、可信度较高的串行总线[2]。

ARINC659总线接口和总线连接方式如图1，接口采用双重备份，形成一对接口。每个接口包括总线接口单元（BIU）、表存储器、中间存储器（IMM）、时钟和背板收发器。互连总线采用双-双配置，ARINC659总线由两条自检测总线（SCB）A总线和B总线组成，A和B分别具有“x”和“y”总线，构成四路总线Ax、Ay、Bx和By。每路总线包括1条时钟线和2条数据线，每次传送2个数据位，完整的总线组由12条物理连线组成。总线上的每个LRM包括2个BIU，分别为BIUx和BIUy。BIUx经x总线发送数据，BIUy经y总线发送数据，每个BIU接收所有4路总线上的数据，且每路总线使用独立的收发器。

图1 总线连接示意图

ARINC659总线通信采用TPDA协议，总线调度基于总线命令表（Command Table）实现。总线命令表（可简称“表”）存储在LRM内专有的表存储器中。总线上每个LRM中的BIU都必须在各自表中的相同点保持同步。如果BIU进入非同步状态，ARINC659总线中的同步机制可以维持同步。总线时间被划分为一系列窗口，每个窗口包含一条消息，长度为32位～8192位。数据同步传输，每次传输两位。每个窗口的命令会指示在这个窗口的时间段，BIU是否发送、接收或者忽略消息。BIU中表命令可被划分为多个帧，每个帧控制一个重复的序列窗口，窗口有固定的总周期。在严格地控制下，总线可从一帧切换到另一帧。

2 ARINC659总线的同步消息

时钟同步是容错分布式实时控制系统设计中的一个基本的先决条件。使用一个集中的时钟源控制分布式处理机的时间是不可靠的，如果时钟源产生故障，整个系统就不能正常运行。通常采用的方法是每个处理机都维持一个本地时钟，由于振荡器存在漂移，即使所有本地时钟在同一时刻以相同的时间值开始，它们都不可能保证持续的同步。所以，处理机的时钟必须定期的重新同步。

通常，时钟同步可采用两种基本算法，一种是取平均时钟值算法，能容纳某些故障时钟值；另一种是基于事件触发算法。ARINC659总线中使用了基于事件触发的时钟算法，每个BIU的总线命令表中指示了同步事件执行的时间。ARINC659总线中采用了三种同步消息实现了总线的“紧同步”，分别为初始化同步、短同步和长同步。

1）初始化同步。初始化同步用于在系统上电或由于“故障”引起整个总线失步时初始化总线。初始化同步消息结构如图2所示。当一个失去同步的BIU在执行帧级同步的过程中，在整个初始化同步等待时限内，未接收到背板总线上的任何同步脉冲信号，它将发送初始化同步消息。所有在此时刻失去同步的BIU可利用此初始化同步消息进入非版本的初始化帧，初始化消息的时长为140+3Max△+3MaxGap位时间。

2）短同步。短同步用于同步状态的BIU修正其时钟振荡器的漂移、维持总线上所有BIU间的紧同步。短同步消息发送根据总线命令表中的短同步消息命令执行，它的时长为5+Gap位时间。短同步消息结构如图3所示，包括一位时间的高电平，后跟短同步脉冲。

3）长同步。长同步有2种：一种为进入同步，它使失去同步的模块与当前帧重新同步；另一种为帧切换，用于表中不同帧之间的切换。长同步消息包括版本形式和非版本形式，长同步消息子窗口中包括同步码、版本帧标志、机架位置号、全分辨率时间寄存器值和表主版本号等。长同步消息结构如图4所示，长同步消息也以和短同步消息同样的方法执行位级同步操作，用于修正BIU之间振荡器漂移，保持时钟同步。长同步消息子窗口的数据发送操作由一个LRM执行。

3 ARINC659总线的同步机制

ARINC659总线中的“同步”是指在任何时刻总线上所有BIU在各自的表中处于相同的位置。由于ARINC659中的同步机制是分散的，总线上任何一个LRM都可以发起一个初始化同步脉冲去启动总线或者维持同步。失去同步的LRM为了和总线上其他活动的模块保持同步，它可根据接收到的长同步消息中的同步码跳到表中的特定位置。为了保证时钟同步，总线命令表中必须插入足够多的同步消息。由于振荡器存在漂移，可能使消息间隙闭合，总线命令表中应插入足够多的短同步；为了防止在错误时刻发送初始化同步脉冲，表中短同步消息发送频率应满足相邻两次短同步脉冲间隔时间比最小初始化同步等待时间短；为了保证失去同步的LRM能再次同步，总线命令表中的一帧中至少插入一条长同步命令。

ARINC659总线中的同步包括位级同步和帧级同步，依靠初始化同步消息、长同步消息和短同步消息来支持。位级同步机制是为了在振荡器频率漂移和总线传播延迟的情况下，保证相邻消息的分隔，同时确保同一模块上的两个BIU时钟偏差不超过两个位时长。位级同步通过所有在同步状态下的BIU周期性发送同步脉冲实现。在一个时钟同步事件中，总线上所有处于同步状态的BIU发送同步脉冲，总线的线或特性使每个BIU产生的同步脉冲自动合成，产生一个位级同步脉冲。每个BIU都检测合成脉冲的下降沿，并调整本地时钟和位级同步脉冲重新同步，如图5所示。为了防止由一个故障引起同步脉冲诊断错误，同步脉冲中至少出现一对有效的信号（AX-AY，AX-BY，BX-AY，BX-BY）。为了避免时钟线常低或电源失效造成同步脉冲诊断错误，同步脉冲开始检测的一段时间内如果时钟线没有变高，那么将忽略该时钟线。

帧级同步保证了处于非同步状态的BIU通过发送或者接收同步消息和总线上活动的BIU恢复同步，帧级同步的流程如图6。同步状态的BIU执行命令表的帧切换消息可切换到表存储器中预编程的新帧。

4 同步偏离

在总线同步过程中，可根据同步精度要求进行计算，选择合适的消息间隙（Gap）、主后备步长（∆）和同步周期（Resync_Period），控制同步偏离。

同步偏离主要包含3种类型：1）空间偏离（Spatial Skew）：由于LRM位于底板上不同的位置，它与底板长度、LRM电容量、LRM间隔，底板电气特性和信号传播速度有关。2）时间偏离（Temporal Skew）：与不同位置LRM的传播延迟和振荡器漂移有关。3）X-Y偏离（XY Skew）：它是同一个LRM上2个BIU之间的时间偏离。

图5 位同步

图6 帧级同步

时间偏离和X-Y偏离定义见公式（1）和（2），其中Temporal Resync_Inaccuracy为时间同步不精确度，指同步脉冲结束时刻的时间偏离； Clock_Inaccuracy 是所选振荡器以秒为单位的漂移率；XY_Resync_Inaccuracy为X-Y同步不精确度，指同步脉冲刚结束时的BIUX-BIUY时间偏离。ARINC659底板总线的总偏离（Total_Skew）包括时间偏离和X-Y偏离，见公式（3）。总同步精度包括时间同步精度和X-Y同步精度，见公式（4）。

（1）

（2）

（3）

（4）

BIU到BIU时间偏离的第一个要求是同一个LRM上BIUx和BIUy的时间偏离最大为2个位时（Bit_Time），约束条件见公式（5），代入公式（2），可导出公式（6）和（7），解出第一个条件下的Resync_Period。

（5）

（6）

（7）

BIU到BIU的时间偏离的第二个要求是任何两个消息间的间隙都不能为零。最极端的情况是总线一端的LRM模块开始传输后，另一端的LRM模块立即传输，即第一个LRM传输消息的最后一位在背板上传输完成时第二个LRM模块开始传输。这种情况下的传输延迟正好是传输的空间偏离，总时间偏离小于间隙时间和空间偏离的时间差。同样，极端情况下的同步总偏离也发生在下一次同步脉冲将要被传输的时刻。约束条件描述为公式（8），可解出第二个限定条件下的Resync_Period ，见公式（11）。

（8）

（9）

（10）

（11）

BIU到BIU时间偏离的第三个要求是不能因为振荡器的差异而导致时钟同步限制了消息长度，即在不需要同步的情况下可传输完整的256个字的消息，该限定条件表述为公式（12）。

（12）

主后备步长是当主窗口不发送时，主后备窗口起始点到第一个后备开始发送之间的位长。∆时长应考虑在后备模块中产生的时间偏离、空间偏离和传输延迟。∆的约束条件见公式（13）。

∆*Bit_Time> Total_Skew+Spatial_Skew+input_Delay+ Decision_Delay+Output_Delay （13）

其中Input_Delay表示后备模块接收的传输延迟，Decision_Delay表示主后备发送时的仲裁时间，Output_Delay表示后备模块发送的传输延迟。

因此在编写总线命令表时，可根据上述约束条件选择合适的同步周期Resync_Period、消息间隙时间Gap、主后备步长∆，对同步偏离进行控制。

5 结束语

ARINC659总线是一种时间触发型总线，总线通信采用TPDA协议，总线调度基于总线命令表实现。同步是ARINC659总线通信中的一个关键技术，如何使得总线上的各节点保持同步，能有序的执行统一的总线命令表，显得尤为重要。本文主要研究了ARINC659总线中的同步消息、同步机制以及同步精度的控制等，希望对研究ARINC659总线的各位同仁提供帮助。

基金项目

十二五预研（51316040304）。

参考文献

[1]任秀丽，张翠华.实时嵌入式系统总线的容错技术[J].仪器仪表学报，2005，26（8）：578-581.

[2]D A Gwaltney， J M Briscoe.Comparison of communication architectures for spacecraft modular avionics systems[R]. NASA， Alabama，2006.

[3]AIRLINES ELECTRONIC ENGINEERING COMMITTEE.ARINC SPECIFICATION 659 BACKPLANE DATA BUS[Z].Annapolis Maryland：Aeronautical Radio，INC ，DEC 27，1993.

[4]张喜民.ARINC 659背板数据总线应用研究[J].航空计算机技术，2011，41（5）：105-109.

[5]张喜民.ARINC 659背板数据总线协议初探[J].电光与控制，2013，20（3）：93-97.

[6]HOYME K， DRISCOLL K.SAFEbusTM[J].IEEE AESSystems Magazine 1993，8（3） ： 34-39.

[7]RUSHBY J. CSL technical report： A comparison of bus architectures for safety critical embedded systems[R].SRI International Menlo Park California 2003.

[8]张喜民，魏婷.ARINC 659容错数据总线测试验证系统研制[J].西安电子科技大学学报，2011，38（6）：140-145.

作者简介

魏婷（1984-），女，陕西西安人，工程师，硕士，研究方向：计算机应用技术。